[글쓴이:] dev@agentsoft.co.kr

목차

없음

본문내용

3.1 Classic Push-Pull Amplifier 특성
위 왼쪽 회로와 같이 설계한 Push-Pull Amplifier에서 R_L=100Ω, V_CC=12V로 하여, Dead zone과 Crossover distortion을 확인하려고 한다.
(A) 그림 1(a) 회로를 simulation하기 위한 PSpice schematic을 그리되, BJT를 제외하고 부하저항을 100Ω으로 놓고, Simulation Profile에서 Analysis type을 DC Sweep으로 설정하고서 DC 전압원의 값을 -12V에서 +12V까지 0.001V의 증분으로 증가시킴에 따라 부하저항 양단의 출력전압이 어떻게 변하는지를 보여주는 입출력 transfer characteristic curve를 확인하라.

(B) 단계 (a)에서 얻어진 transfer characteristic curve를 보면 입력전압의 절대 값이 특정전압 이상이 되지 않으면 출력전압이 0에서 미동도 하지 않는 Dead zone이 보인다. 이러한 현상을 발생하는 이유를 설명하라.
Push-pull 증폭기는 NPN BJT와 PNP BJT, 2개의 BJT로 구성되는데, 입력전압이 -V_EBP출처 : 해피캠퍼스

목차

없음

본문내용

3.1 Series-Shunt 피드백 회로 설계

(A) 그림1 회로를 simulation하기 위한 PSPICE schematic을 그린다. 전원 전압원은 12V로 고정하고 입력저항 및 부하저항을 1kΩ, 피드백 저항은 V_O/V_S =2가 되도록 R_1, R_2 값을 설정하고, Simulation Profile에서 Analysis type을 DC Sweep으로 설정하고서 입력 전압원의 값을 0V에서 +6V까지 0.1V의 증분으로 증가시킴에 따라 부하저항 양단의 출력전압이 어떻게 변하는지를 보여주는 입출력 transfer characteristic curve를 그려라.
(C) 단계 3.1(a)과 3.1(b)에서 얻어진 transfer characteristic curve를 비교하고 분석하라.
3.1(a)와 3.1(b)에서 얻어진 transfer characteristic curve는 서로 같다. Op amp의 gain이 충분히 클 때는 입력 전압과 피드백 전압의 값이 같고, 피드백 전압과 저항의 관계식에 의해 출력전압이 결정된다. 따라서 3.1(a)와 3.1(b)에서 입력저항과 부하저항이 변해도 출력전압에 영향을 주지 않아 같은 출력파형을 보이게 된다.

(D) 단계 3.1(b)에서 입력 전압원을 2.0V로 고정하고 전원 전압원을 0V에서 12V까지 증가시켜 가며 출력 전압이 어떻게 변하는지 시뮬레이션 결과를 보여라. 특정 전압 이상에서는 출력 전압의 변화가 없다. 그 이유를 설명하라.

(B) 단계 3.1(a)에서 그린 PSPICE schematic에서 입력저항을 10kΩ, 부하저항을 100Ω으로 하고 단계 3.1(a)와 같은 작업을 반복해서 부하저항 양단의 출력전압이 어떻게 변하는지를 보여주는 입출력 transfer characteristic curve를 그려라.

출처 : 해피캠퍼스

목차

없음

본문내용

3.1 OrCAD PSPICE를 사용한 Oscillator의 설계
(A) L_+=-L_-=12V, R_1=R_2=1kΩ, C=0.47㎌으로 주어진 경우, T_1=T_2=0.5msec가 되도록 아래 그림 3.1의 신호발생기를 OrCAD를 이용하여 설계하고 설계도를 제출하라. 사용한 수식 및 수치를 자세히 적어서 제출한다.

L_+=-L_-일 때, T_1=T_2=RCln (1+β)/(1-β)이고, feedback factor β=R_1/(R_1+R_2 )=0.5이다. 따라서 R=T/(Cln (1+β)/(1-β))=(0.5×10^(-3))/(0.47×10^(-6)×ln3)=968.34Ω이다.

(B) PSPICE를 이용하여 위에서 설계한 oscillator의 v_o, v_+, v_-의 파형을 제출하라. 또한, T_1, T_2, V_TH, V_TL의 값을 제출하라.

출처 : 해피캠퍼스

목차

없음

본문내용

3.1 단일 Current Mirror 설계

그림1의 회로와 같이 Current Source에서 M_1, M_2로는 2N7000(Fairchild)을 이용하며 V_CC=V_DD=10V인 경우, I_REF=10mA인 전류원을 설계한다.
(A) 2N7000의 Data sheet로부터 (1/2) k_n^'(W/L)을 구한다. 사용한 수식 및 수치를 자세하게 적어서 제출한다. (Gate Threshold Voltage와 On-Stage Drain Current 이용)
Data sheet에서 V_th=2.1V, V_GS=4.5V, V_DS=10V일 때 I_D=600mA이다. I_D=(1/2) k_n^’ (W/L)〖(V_GS-V_th)〗^2이므로 (1/2) k_n^’ (W/L)=I_D/(V_GS-V_th )^2=0.6/(4.5-2.1)^2=0.104이다.

출처 : 해피캠퍼스

목차

없음

본문내용

$$ 3.1 Emitter 저항을 삽입한 Common Emitter Amplifier 설계

위 회로와 같이 emitter 저항을 사용한 Common Emitter Amplifier에서 R_sig=50Ω, R_L=5kΩ, V_CC=12V인 경우, β=100인 BJT를 사용하여 R_in이 kΩ 단위이고 amplifier gain(v_o⁄v_in )이 -100V/V인 증폭기를 설계하려 한다.

(A) Early effect를 무시하고 이론부의 overall voltage gain(v_o⁄v_in ) G_V에 대한 식으로부터 출발하여 부하저항 R_L에 최대전력이 전달되도록 R_C를 결정하라.

출처 : 해피캠퍼스

목차

없음

본문내용

3.1 Common Emitter Amplifier의 주파수 특성

(A) 이전 실험의 2차 설계 결과회로(R_i 추가)에 대하여 모든 커패시터의 용량을 10uF으로 하고 CE 증폭기에 100㎑, 20mVpp 사인파를 입력하였을 때의 출력파형을 PSPICE로 Simulation하여 제출하라. 모든 node의 전압과 branch의 전류가 나타난 회로도와 이때의 출력파형을 PSPICE로 Simulation하여 제출하라. 출력전압의 최대값(V_max), 최소값(|V_min |)은 얼마인가? V_max/|V_min |를 %로 구하라.

출력전압의 최댓값 V_max=152mV, 최솟값 |V_min |=159mV이다. 따라서 V_max/|V_min | =152/159=0.956=95.6%이다.

출처 : 해피캠퍼스

목차

없음

본문내용

아래 회로와 같이 BJT 2N3904를 사용하여 BL-B4531 (V_F=2V, I_F=20mA) LED를 구동하는 회로를 설계하려한다. 구동신호(V_IN)는 1Hz, 5Vdc의 square pulse (duty=50%)이다.

BJT가 완벽하게 saturation 영역에서 동작하게 하려면 β_forced (=β_sat), V_(CE(sat)), 그리고 V_(BE(sat))를 얼마로 설정해야하는가?
BJT가 switch 역할을 하기 때문에, BJT가 완벽하게 saturation 영역에서 동작하게 하기 위해서는 β_forced=I_C/I_B =10, V_(CE(sat))=0.2V, V_(BE(sat))=0.85V로 설정해야 한다.

출처 : 해피캠퍼스

목차

없음

본문내용

3.1 MOSFET의 특성 parameter 계산
(A) Data Sheet를 이용하여 V_T, k_n을 구하여라. (사용한 data sheet 정보를 캡쳐하여 그림으로 포함) k_n을 구할 때, 필요한 수식 및 수치를 자세히 서술하라. 또한, Data Sheet에서 구한 k_n을 이용하여 V_ov=0.6V인 경우, g_m의 값을 구하여라.

K_n=I_d/(V_GS-V_t)/V_(DS(ON))이고, V_t=V_(GS(th))=2.1V(typical value)이다. 또한 I_max=200mA인 영역에서 실험하므로 I_D=75mA인 값에서 V_(DS(ON))의 typical value는 0.14V이다.

출처 : 해피캠퍼스

목차

없음

본문내용

아래의 그림 4.1과 같이 두 입력단자를 모두 접지시키면 입력단자 간의 전위차가 존재하지 않으므로 이상적인 OP-Amp를 가정할 경우 출력전압은 0V가 된다. 그러나 실제 OP-Amp의 경우에는 OP-Amp 내부에 그림 4.2와 같이 Offset voltage가 존재하므로 출력전압은 0V가 아니며 그 출력전압을 Open loop gain으로 나누면 Offset voltage를 구할 수 있다고 생각된다. 그러나 실제로는 이런 방법을 사용할 수 없다. 그 이유가 무엇인지 기술한다.

그림 4-1 OP-Amp의 양 입력단자를 접지시킨 Open-Loop 회로
실제 Case에서 Op-Amp의 Offset Voltage 값은 평균적으로 1mV 정도의 값이 나온다. 헌데 단순히 Open Loop Gain만을 이용해서 Offset Voltage를 구하려면 아래의 공식을 이용해야 한다.
V_os=V_O/A
문제점은 우리가 사용하는 741 Op-Amp의 A값에 있다. Statistics를 참고할 때, 평균적인 A값은 200V/mV가 된다. 만약 Offset Voltage가 1mV라면, 출력에 200V가 걸리는 것이다. 하지만 우리는 항상 Voltage Supply 값으로 인해 Output Voltage가 제한된다는 것을 알고 있다. 그렇기 때문에 정확한 Output Voltage를 측정하기 힘들어, A값을 이용하여 Offset Voltage를 구하지 않는다.

출처 : 해피캠퍼스

목차

없음

본문내용

* 모든 계산 결과는 반올림하여 유효숫자 세 자리 까지만 사용한다.
(A) 설계: 아래 그림 6-1에서 5㏀의 부하(R_1)에 걸리는 직류전압의 최대치(V_p)가 4.4V이며, ripple(V_r)이 0.9V이하가 되도록 교류입력전원의 크기를 결정하고 C의 크기를 설계한다. 이때 diode의 저항은 0.7㏀으로 가정한다. 이론부와 교과서(Sedra)를 참고한다. 설계에 사용된 수식, 과정을 상세히 기술한다.

V_p=R_L/(R_f+R_L ) V_sm=4.4V=(5㏀)/(0.7㏀+5㏀) V_sm으로 V_sm=5.016V이다. 이는 전원전압의 최대치로, 교류입력전원의 크기가 offset=0일 때, 5.016V이다.

출처 : 해피캠퍼스