지식참고자료

[글쓴이:] dev@agentsoft.co.kr

  • 전자공학실험 24장 연산 증폭기 응용 회로 2 A+ 예비보고서

    목차

    1 실험 개요
    2 실험 기자재 및 부품
    3 배경 이론
    4 실험 회로
    5 실험 절차 및 예비 값
    6 예비 보고 사항

    본문내용

    1 실험 개요
    -이 실험에서는 연산 증폭기를 이용한 응용회로를 분석하고 설계할 수 있는 능력을 배양하고자 한다. 연산 증폭기를 이용하여 비반전 증폭기, 반전 증폭기, 아날로그 전압 덧셈기 등의 피드백 회로를 구성하고, 연산 증폭기의 특성이 응용 회로에 미치는 영향을 파악한다.

    2 실험 기자재 및 부품
    -DC 파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, 연산 증폭기(LM741), 저항

    3 배경 이론
    [그림 24-11은 복소수 임피던스를 이용한 피드백 회로이다. 입력과 출력 사이의 전달 함수는 식 (24.1)과 같이 Z,과 22의 비에 의해서 결정된다.

    (24.1)
    [그림 24-21는 적분기 회로이다. [그림 24-1]에서 22 = R1, 2, = 1/SCj인 경우에 해당 되므로, 주파수 축에서는 식 (24.2)가 성립하고, 시간 축에서는 식 (24.3)이 성립한다.

    (24.2)
    (24.3)

    식 (24.2)를 주파수 축에서 그리면, [그림 24-31과 같이 저주파에서 통과하고 주파수 가 높아질수록 감쇄되는 적분기의 특성을 볼 수 있다.

    [그림 24-4)는 미분기 회로이다. [그림 24-11에서 22 = 1/sC1, 2 = 81인 경우에 해당 되므로, 주파수 축에서는 식 (24.4)가 성립하고, 시간 축에서는 식 (24.5)가 성립한다.

    출처 : 해피캠퍼스

  • 전자공학실험 17장 능동 부하가 있는 공통 소오스 증폭기 A+ 예비보고서

    목차

    1 실험 개요
    2 실험 기자재 및 부품
    3 배경 이론
    4 실험 회로
    5 예비 보고 사항

    본문내용

    1 실험 개요
    -이 실험에서는 [실험 16]에서 수행한 ‘정전류원과 전류 거울을 이용한 능동 부하(active load)가 있는 공통 소오스 증폭기(common source amplifier) 회로’를 구성하고, 이를 바탕으로 공통 소오스 증폭기의 전압 이득을 구하고자 한다. 능동 부하는 아날로그 증폭기에서 널리 사용되고 있으며, 간단한 공통 소오스 증폭기에 적용함으로써 특성을 정확하게 파악할 수 있다.

    2 실험 기자재 및 부품
    DC 파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, 2n7000(NMOS)1개, 저항, 커패시터, FQP17P10(PMOS) 2개 (단, PSpice 모의실험은 FDC6322CP 사용)

    3 배경 이론
    [그림 17-1]은 전류원 부하를 PMOS 트랜지스터 를 이용하여 구현한 공통 소오스 증폭기 회로이다.
    [그림 17-2]는 [그림 17-1]과 같은 능동 부하가 있는 공통 소오스 증폭기의 전달 특성 곡선을 구하기 위한 부하선 해석법을 나타낸 그림이다. 입력에 따라서 에 흐르는 전류와 부하에 흐르는 전류가 같아지는 출력을 구할 수 있고, [그림 17-3]과 같은 전달 특성 곡선을 구할 수 있다.

    [그림 17-3]의 영역 Ⅲ에서 과 모두 포화 영역에서 동작을 하고, 증폭기로서 사용할 수 있다. [그림 17-1] 회로의 저주 K 대역에서의 전압 이득을 구하기 위하 소신호 등가회로를 그리면 [그림 17-4]와 같다. [그림 17-4]의 소신호 등가회로를 이용하면, 저주파 전압 이득은 로 표현할 수 있다.

    출처 : 해피캠퍼스

  • 전자공학실험 10장 MOSFET 바이어스 회로 A+ 예비보고서

    목차

    1 실험 개요
    2 실험 기자재 및 부품
    3 배경 이론
    4 실험 회로
    5 실험 절차 및 PSPICE 시뮬레이션 결과
    6 예비 보고 사항

    본문내용

    1 실험 개요
    -MOSFET을 증폭기로 동작시키기 위해서는 적절한 DC 바이어스가 인가되어야 하며, 이 때의 DC 바이어스를 동작점 또는 Q점이라고 부른다. DC바이어스는 증폭기의 전압 이득과 스윙을 결정하는 중요한 역할을 한다. 이 실험에서는 MOSFET을 이용한 증폭기의 DC 동작점을 잡아주기 위한 바이어스 회로에 대해서 공부하고, 실험을 통하여 확인하고자 한다.

    2 실험 기자재 및 부품
    -DC파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, 2n7000(NMOS) (1개), 저항, 커패시터

    3 배경 이론
    DC 바이어스 회로
    DC 바이어스와 소신호의 개념은 [실험 05]에서 살펴보았다. 여기서는 DC 바이어스 회로에 대해 알아보자.

    일반적으로 증폭기의 동작점을 잡아주기 위해서는 바이어스 회로가 필요하다. [그림 10-1]은 가장 기본적인 전압분배 MOSFET 바이어스 회로이다. 이 회로는 소오스 단자에 저항 를 추가함으로써, 와 의 변화에 따른 전압과 전류의 변화를 줄일 수 있다.

    출처 : 해피캠퍼스

  • 전자공학실험 9장 MOSFET 기본 특성 A+ 예비보고서

    목차

    1 실험 개요
    2 실험 기자재 및 부품
    3 배경 이론
    4 실험 회로
    5 예비 보고 사항

    본문내용

    1 실험 개요
    -MOSFET은 전계 효과(field effect)를 이용하여 전류가 흐르는 소자이며, 전하를 공급하는 소스 단자, 전하를 받아들이는 드레인 단자, 전류의 양을 조절하는 게이트 단자, 기판의 역할을 하는 바디 단자로 구성되어 있다. 게이트 전압을 바꾸면 드레인에서 소스로 흐르는 전류가 바뀌면서 증폭기로 동작할 수 있다. 이 실험에서는 MOSFET의 기본적인 동작 원리를 살펴보고, 전류-전압 특성 및 동작 영역을 실험을 통하여 확인하고자 한다.

    2 실험 기자재 및 부품
    -DC파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, 2n7000(NMOS) (1개), 저항, 커패시터, FQP17P10(PMOS) (2개) (단, 모의실험은 FDC6322CP사용)

    3 배경 이론
    MOSFET에서 MOS는 ‘Metal Oxide Semiconductor’의 약자로서 구조를 나타내며, FET 는 Field Effect Transistor’의 약자로서 동작 원리를 나타낸다.
    [그림 9-1(a)]와 같이 바디 body는 p형 기판, 소오스 source와 드레인 drain 영역은 n+로 도핑을 한 MOSFET 구조를 ‘NMOS’라고 한다. 마찬가지로 바디는 n형 기판, 소오스와 드레인은 p+로 도핑한 MOFSET 구조를 ‘PMOS’ 라고 한다.

    [그림 9-1(b)]는 NMOS의 단면도이다. 소오스와 드레인은 n형으로 도핑되어 있으므로 전자가 많이 존재한다. 전자가 소오스에서 드레인 영역으로 이동하기 위해서는 전자가 많은 n 영역이 필요하다. 이를 위해서 게이트에 충분히 큰 양의 전압을 인가하면 p형 기판의 일부가 n형으로 반전되고, 채널 영역 channel region이 형성된다. 소오스와 드레인 사이의 길이를 채널길이channel length라고 하며, ‘L’로 표시한다. 소오스와 드레인의 폭을 채널 폭channel width이라고 하며, ‘W’로 표시한다.

    출처 : 해피캠퍼스

  • 전자공학실험 8장 공통 베이스 증폭기 A+ 예비보고서

    목차

    1 실험 개요
    2 실험 기자재 및 부품
    3 배경 이론
    4 실험 회로
    5 예비 보고 사항

    본문내용

    1 실험 개요
    -BJT를 이용한 기본적인 세 가지 증폭기 중에서 공통 이미터 증폭기와 이미터 팔로워를 각각 [실험 06]과 [실험 07]에서 실험하였다. 이번 실험은 나머지 증폭기 구조인 공통 베이스 증폭기에 대한 실험이다. 공통 베이스 증폭기는 입력 임피던스가 적기 때문에 전류를 잘 받아들이는 특성을 지니고 있다. 이 실험에서는 공통 베이스 증폭기의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통하여 확인하고자 한다.

    2 실험 기자재 및 부품
    -DC파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, Q2N4401 (npn형 BJT) 1개, 저항, 커패시터

    3 배경 이론

    공통 베이스 증폭기는 [그림 8-1]과 같이 입력은 이미터 단자에 인가하고, 출력은 컬렉터 단자에서 감지하고, 베이스 단자는 공통인 구조를 취하고 있다.

    공통 베이스 증폭기의 전압 이득은 [그림 8-2]와 같이 소신호 등가회로를 이용해서 구할 수 있다.

    공통 베이스 증폭기의 전압 이득은 식 (8.1)의 형태로 표현할 수 있으며, 크기는 공통 이미터 증폭기와 같고, 위상만 반대임을 알 수 있다.

    (8.1)

    공통 베이스 증폭기의 입력 임피던스는 [그림 8-3]과 같이 소신호 등가회로를 이용해서 구할 수 있다.

    출처 : 해피캠퍼스

  • 전자공학실험 7장 이미터 팔로워 A+ 예비보고서

    목차

    1 실험 개요
    2 실험 기자재 및 부품
    3 배경 이론
    4 실험 회로
    5 예비 보고 사항

    본문내용

    1 실험 개요
    -BJT를 이용한 기본적인 세 가지 증폭기 중에서 공통 이미터 증폭기를 [실험 06]에서 실험하였다. 이번 실험은 나머지 두 가지 증폭기 구조 중 이미터 팔로워에 대한 실험이다. 이미터 팔로워는 출력 임피던스가 작기 때문에 작은 부하 저항을 구동하는 데 많이 사용된다. 이 실험에서는 이미터 팔로워의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통하여 확인하고자 한다.

    2 실험 기자재 및 부품
    -DC파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, Q2N4401 (npn형 BJT), 저항, 커패시터

    3 배경 이론
    [그림 7.1(a)]와 같이 이미터 팔로워 회로에서 입력은 베이스 단자에 인가되고, 출력은 이미터 단자에서 감지된다. 컬렉터 단자가 공통이므로, 공통-컬렉터 증폭기라고 할 수 있다. [그림 7-1(b)]의 입력-출력 파형에서 볼 수 있는 것처럼, 출력 신호가 입력 신호를 따라가기 때문에 ‘이미터 팔로워’라는 용어를 더 많이 사용한다. 또한 출력 신호의 DC 레벨이 입력 신호의 DC레벨에서 만큼 떨어진 전압이 나오기 때문에, 레벨 시프터로서도 동작할 수 있다.

    [그림 7-2]는 이미터 팔로워의 전압 이득을 구하기 위한 소신호 등가회로이다. 계산상의 편의를 위해 출력 저항 가 라고 가정하였다.
    (7.1)
    식 (7.1)과 같이 이미터 팔로워의 전압 이득은 양의 값이며, 그 값이 1에 가깝다.

    그림[7.3]은 이미터 팔로워의 입력 임피던스를 구하기 위한 회로이며, 식 (7.2)와 같이 계산할 수 있다.
    (7.2)
    공통 이미터 증폭기와 같이 베이스 단자에 입력을 인가하므로, 입력 임피던스가 서로 같다.

    출처 : 해피캠퍼스

  • 전자공학실험 6장 공통 이미터 증폭기 A+ 예비보고서

    목차

    1 실험 개요
    2 실험 기자재 및 부품
    3 배경 이론
    4 실험 회로
    5 예비 보고 사항

    본문내용

    1 실험 개요
    -BJT를 이용한 공통 이미터 증폭기의 동작 원리를 공부하고, 실험을 통하여 특성을 측정한다. 공통 이미터 증폭기는 베이스가 입력 단자, 컬렉터가 출력 단자, 이미터가 공통 단자인 증폭기이고, 높은 전압 이득을 얻을 수 있다는 장점이 있어 널리 사용되고 있다. 이 실험에서는 공통 이미터 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구하고, 이를 실험에서 확인하고자 한다.

    2 실험 기자재 및 부품
    DC파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, Q2N4401(npn형 BJT) 1개, 저항, 커패시터

    3 배경 이론
    BJT 소신호 등가회로
    [그림 6-1(a)]와 같이 입력에 DC바이어스와 소신호 전압을 인가할 경우, 식 (6.1)과 같이 나타낼 수 있다.
    (6.1)
    식 (6.1)을 BJT의 전류식에 대입하면 식 (6.2)와 같이 전개할 수 있다.
    (6.2)

    식 (6.2)에서 는 DC 전류를 의미하고,는 소신호 전류를 의미한다. 는 식 (6.3)과 같이 표현할 수 있다.

    (6.3)

    식 (6.3)에서 을 트랜스컨덕턴스라고 하며, 식 (6.4)와 같이 정의된다.
    (6.4)

    [그림 6.2]는 BJT의 -모델이다. [그림 6-2(a)]는 트랜스컨덕턴스 증폭기의 형태로 나타낸 모델이고, [그림 6-2(b)]는 전류 증폭기의 형태로 나타낸 모델이다.

    출처 : 해피캠퍼스

  • 전자공학실험 5장 BJT 바이어스 회로 A+ 예비보고서

    목차

    1 실험 개요
    2 실험 기자재 및 부품
    3 배경 이론
    4 실험 회로
    5 예비 보고 사항

    본문내용

    1 실험 개요
    -BJT를 증폭기로 동작시키기 위해서는 적절한 DC바이어스가 인가되어야 하며, 이때의 DC 바이어스를 동작점 또는 Q점이라고 부른다. DC바이어스는 증폭기의 전압 이득과 스윙을 결정하는 중요한 역할을 한다. 이 실험에서는 BJT를 이용한 증폭기의 DC동작점을 잡아주기 위한 바이어스 회로에 대해 알아보고, 실험을 통하여 동작을 확인하고자 한다.

    2 실험 기자재 및 부품
    DC파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, Q2N4401(npn형 BJT) 1개, 저항, 커패시터

    3 배경 이론
    DC 바이어스와 소신호의 개념
    일반적으로 BJT나 MOSFET을 이용한 증폭기는 [그림 5-1]과 같은 비선형 증폭기의 특성을 보인다. 비선형 증폭기를 선형적으로 동작시키기 위해서는 DC 바이어스를 인가해서 동작점(Q-포인트) operating point을 잡아주는 것이 중요하다. 또한, 동작점 부근에 서 소신호 small signal를 인가해서 최대한 선형적인 특성을 따라갈 수 있도록 해야 한다.

    바이어스 회로
    일반적으로 증폭기의 동작점을 잡아주기 위해서는 바이어스 회로가 필요하다. [그림 5-2]는 가장 기본적인 전압분배 바이어스 회로이다. 이 회로는 저항 RB1 또는 RB2의 변화에 따라서 VBE 전압과 Ic의 변화가 심한 단점이 있다.

    출처 : 해피캠퍼스

  • 전자공학실험 4장 BJT 기본 특성 A+ 예비보고서

    목차

    1 실험 개요
    2 실험 기자재 및 부품
    3 배경 이론
    4 실험 회로
    5 예비 보고 사항

    본문내용

    1 실험 개요
    -바이폴라 접합 트랜지스터(BJT : Bipolar Junction Transistor)는 N형과 P형 반도체를 샌드위치 모양으로 접합한 구조로, 이미터, 베이스, 컬렉터라고 하는 3개의 단자로 구성된다. 베이스 단자의 전류가 컬렉터 단자의 전류나 이미터 단자의 전류에서 증폭되는 특성을 가지므로, 증폭기로 사용될 수 있다, 이 실험에서는 BJT의 기본적인 동작 원리를 살펴보고, 전류-전압 특성 및 동작 영역을 실험을 통하여 확인한다. 또한 BJT의 전류 증폭도 및 출력 저항을 측정을 통해 확인한다.

    2 실험 기자재 및 부품
    -DC파워 서플라이, 디지털 멀티미터, 오슬로스코프, 함수발생기, Q2N4401(npn형 BJT)1개, 저항, 커패시터

    3 배경 이론
    BJT는 p형과 n형 반도체 3개를 결합하여 만든 소자로서, 그 구성에 따라서 npn형과 pnp형으로 나뉜다. [그림 4-1(a)]는 npn형, [그림 4-1(b)]는 pnp형 BJT의 구조이다. npn형 BJT의 이미터 영역은 n형, 베이스 영역은 p형, 컬렉터 영역은 n형으로 구성되어 있으며, pnp형 BJT의 이미터 영역은 p형, 베이스 영역은 n형, 컬렉터 영역은 p형으로 구성되어 있다.

    [그림 4-2(a)] npn형, [그림 4-2(b)]는 pnp형 BJT의 기호를 나타낸다.

    npn형 BJT는 베이스와 이미터, 베이스와 컬렉터 사이에 PN 접합이 존재하므로, PN 접합의 동작 영역에 따라서 BJT의 동작 영역이 결정된다. [표 4-1]은 npn형 BJT의 동작 영역을 정리한 것이다. EBJ는 베이스와 이미터 사이의 PN 접합, CBJ는 컬렉터와 베이스 사이의 PN 접합을 나타낸다.

    출처 : 해피캠퍼스

  • 전자공학실험 3장 정전압 회로와 리미터 A+ 예비보고서

    목차

    1 실험 개요
    2 실험 기자재 및 부품
    3 배경 이론
    4 실험 회로
    5 예비 보고 사항

    본문내용

    1 실험 개요
    -[실험2]에서 다이오드는 한 방향으로만 전류를 흐르게 하는 특성에 의해서 정류회로로 사용됨을 확인하였다. 이 실험에서는 다이오드의 전압 강하와 제너 다이오드의 항복 전압 특성을 이용하여 전압 레귤레이터(voltage regulator)를 구성하고, 그 특성을 확인하고자 한다. 전압 레귤레이터(voltage regulator)를 사용함으로써 정류회로의 리플을 죽이고, 부하 전류의 변화에 따른 출력 전압의 변화를 최소화할 수 있다. 또한 출력 전압을 제한하는 리미팅 회로를 다이오드로 구성하고, 입력-출력 특성을 살펴본다.

    2 실험 기자재 및 부품
    -DC파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, 1N4004 (1개), 1N4728 (1개), 저항, 커패시터

    3 배경 이론
    PN 접합 다이오드를 이용한 전압 레귤레이터

    [실험 02]에서 실험한 정류회로의 출력 전압은 리플이 크기 때문에, 전압 레귤레이터를 통과해야 좀 더 DC에 가까운 전압을 얻을 수 있다. 일반적으로 레귤레이터는 크게 두가지 중요한 특성을 만족해야 한다.
    1. 라인 레귤레이션 line regulation
    레귤레이터의 입력 전압이 변해도 출력 전압은 변화가 작아야 한다.
    2. 부하 레귤레이션 load regulation
    레귤레이터의 출력 부하가 변해도 출력 전압의 변화가 작아야 한다.

    [그림 3-1]은 PN 접합 다이오드를 이용한 전압 레귤레이터 회로이다. 입력 전압 이 변하거나, 부하 저항 이 달라져서 부하 전류 이 변하더라도 출력 전압 의 변화가 최소가 되어야 한다.

    출처 : 해피캠퍼스