[태그:] latch

목차

1. 실험 준비
2. 실험 결과

본문내용

1.1 Gated D Latch의 동작에 대해 설명하시오.
Gated S-R Latch와 매우 유사하다. S와 R에 1이 동시에 입력되는 것을 막기 위해 R에 인버터를 이용해 S ̅를 입력하는 Gated S-R Latch가 Gated D Latch라고 할 수 있다.( D Latch는 S 대신 D 사용) 그 이후 작동원리는 S-R Latch와 같다. EN이 0일 때는 NAND 게이트가 무조건 1을 출력하므로 Q의 출력 값이 변하지 않는 NC상태이다. EN이 1이고 D에 1이 입력되면 D를 입력으로 받는 NAND 게이트의 결과가 0, D ̅를 입력으로 받는 NAND 게이트의 결과가 1이므로 Q = 1, Q ̅ =0이 출력된다. EN이 1이고 D에 0이 입력되면 D를 입력으로 받는 NAND 게이트의 결과가 1, D ̅를 입력으로 받는 NAND 게이트의 결과가 0이므로 Q = 0, Q ̅ =1이 출력된다.

출처 : 해피캠퍼스

목차

1. 실험 준비
2. 실험 결과

본문내용

1.1 S-R Latch와 S ̅-R ̅ Latch의 동작에 대해 설명하시오.
Latch란 1비트의 정보를 저장할 수 있는 회로이다. S는 Set을 의미하며 R은 Reset을 지칭한다. S-R Latch는 S, R의 값이 1,1 인 경우에 결과값이 invalid하고 0,0이면 이전 결과값을 그대로 출력한다. 즉 NC이다. 입력이 1,0이면 Q와 Q ̅에 1,0을 출력하고 입력이 0,1이면 Q와 Q ̅에 0,1을 출력한다. 또한 S-R Latch의 경우 EN에 0이 입력될 경우 S-R의 입력값에 관계없이 출력이 변하지 않는다. S ̅-R ̅ Latch는 S-R Latch와 작동원리는 같지만 입력이 ACTIVE LOW로 작동한다. 그렇기 때문에 S ̅, R ̅에 0, 0이 입력될 때 출력이 invaild하고 1,1 입력되면 NC이다.

출처 : 해피캠퍼스