지식참고자료

[태그:] MOScapacitor

  • 전자공학실험 9장 MOSFET 회로 A+ 결과보고서

    목차

    1. 실험 개요
    2. 실험 절차 및 결과 보고
    3. 고찰 사항
    4. 검토 및 느낀점

    본문내용

    1. 실험 개요
    -MOSFET은 전계 효과(field effect)를 이용하여 전류가 흐르는 소자이며, 전하를 공급하는 소스 단자, 전하를 받아들이는 드레인 단자, 전류의 양을 조절하는 게이트 단자, 기판의 역할을 하는 바디 단자로 구성되어 있다. 게이트 전압을 바꾸면 드레인에서 소스로 흐르는 전류가 바뀌면서 증폭기로 동작할 수 있다. 이 실험에서는 MOSFET의 기본적인 동작 원리를 살펴보고, 전류-전압 특성 및 동작 영역을 실험을 통하여 확인하고자 한다.

    <중략>

    3. 고찰 사항
    (1) NMOS의 문턱 전압이 양수이고 PMOS의 문턱 전압이 음수인 이유를 설명하고, 이를 바탕으로 일반적으로 NMOS를 낮은 전압 쪽에, PMOS를 높은 전압 쪽에 사용하는 이유를 설명하시오.

    : NMOS는 P타입의 기판으로 구성되어 소오스와 드레인이 N+로 도핑되어 있어, 게이트 전압이 소오스 전압에 비해 양의 값을 가질수록 음의 전하로 구성된 채널이 형성된다(소오스, 드레인이 N+로 도핑되어 있으므로, +로 채널이 형성되어야 채널을 통해 소오스->드레인으로 전자가 이동하게 된다). 따라서 VGS>Vth 조건이 만족되면 소오스 쪽 채널이 형성되게 되고, Vth값 자체가 양의 값임을 알 수 있다. 이로 인해 NMOS는 문턱 전압이 양수이다. 반대로 PMOS는 NMOS와 반대로 바디가 n-웰로 구성되어 있고, 소오스와 드레인이 P+형으로 형성되어 있기 때문에, 게이트 전압이 소오스 전압에 비해서 음의 값을 가질수록 양의 전하로 구성된 채널이 형성된다. 따라서 VGS출처 : 해피캠퍼스

  • 인하대학교 나노집적반도체소자 MOSCAPACITOR 설계 및 분석

    목차

    I. MOS Capacitor 동작 원리
    – Gate Material
    – Metal Gate Material 고려사항 및 선택
    – Oxide Material
    – Oxide Thickness/Charge/Traps
    – Subthreshold Swing (SS)
    – Semiconductor material
    – Semiconductor material 선택
    – Si Doping Concentration 선택
    – Body Effect(NMOSFET 기준)
    – MOS Capacitor 동작 원리(NMOS)
    – Flat Band
    – Accumulation (Strong/Weak)
    – Depletion
    – Threshold
    – Inversion (Strong/Weak)

    II. High-k 물질 도입에 대한 배경
    – Moore의 법칙과 Device Scaling Down
    – High-k material 선택 및 조건
    – Reasonable K value
    – Thermodynamic stability
    – Kinetic Stability
    – Band Offset
    – Interface Quality
    – Defects
    – Oxide 물질과 Si substrate 접합 interface의 quality와 Interfacial Layer(IL)의 필요성
    – Scattering에 의한 Carrier Mobility Degradation
    – Remote Coulomb Scattering (RCS)
    – Remote Phonon Scattering (RPS)
    – Remote Surface Roughness Scattering (RSRS)
    – HKMG Fabrication Process Method
    – Gate-First Integration Scheme
    – Gate-Last Integration SchemeIII. High-k 물질을 포함한 MOS Capacitor 설계 과정
    – 서론
    – Body Substrate Doping Concentration 선택
    – Oxide material 선택
    – 설계된 MOS (TiN/HfO2/SiO2/p-Si) Capacitor에 대한 기본적인 분석
    – Flat Band에서 Electric Field 동향
    – Gate Voltage가 10V일 때 potential profile
    – Voltage Bias Variation에 따른 Band Bending(-2V/ VFB/ VT/+2V)
    – Temperature Variation
    – Temperature와 Voltage sweep 동시 비교 on C-V Graph
    – Temperature와 Voltage sweep 동시 비교 on Tunneling distance of HfO2
    – Frequency 및 Voltage ramping rate에 따른 C-V 변화 분석
    – Oxide Trap Model

    IV. 설계한 MOS Capacitor와 동일한 EOT를 갖는 SiO2로만 구현된 MOS Capacitor 동작 특성 비교/논의
    – C-V Graph, Energy Band, Potential, Electric Field, Charge Density 비교
    – Tunneling Distance 비교
    – Oxide Trap이 추가되었을 경우의 Tunneling Distance
    – Total 설계 결론

    V. 기타 추가사항 해석
    – Scaling Down에 따른 Short Channel Effect(SCE)
    – Surface Scattering
    – Velocity Saturation
    – VT Roll Off와 Drain Induced Barrier Lowering (DIBL)
    – Punch Through
    – Hot Carrier Injection (HCI) (Based on Luck Electron Model)
    – Gate Induced Drain Leakage (GIDL)
    – Random Dopant Fluctuation (RDF)
    – Body Thickness
    – Silicon-On-Insulator (SOI)
    – PD-SOI
    – FD-SOI
    – Self-Heating Effect (SHE)
    – SS를 낮추는 solution
    – Negative Capacitance FET (NCFET)
    – Impact Ionization FET(I-MOS)
    – Tunneling FET(TFET)
    – MOSFET관련 지식을 기술한 이유
    – Mobility를 높이는 solution
    – Strained Si
    – Oxide Capping Layer

    VI. 참고문헌

    본문내용

    I. MOS Capacitor 동작 원리
    MOS Capacitor의 동작원리 이해에 앞서 MOS Capacitor 설계 시 사용할 material 선택을 위해 MOS 구조에서 Metal, Oxide, Semiconductor에 대한 지식 및 특성에 대하여 기술하겠습니다.

    i) Gate Material
    MOS구조의 Gate material로 처음에는 conductivity가 좋은 metal계열의 material이 채택되었으며, 대표적으로 Aluminum(Al)이 사용되었습니다. 하지만 Al의 경우 660°C 로 낮은 용융점을 가집니다.

    < 중 략 >

    이번 High-k material을 사용한 설계 과정에서는 TiN/HfO2/SiO2/p-type Si을 사용하여 설계하였습니다. 이 과정에서 body substrate의 doping concentration에 대한 선택 배경 및 근거, High-k oxide material과 interface property를 고려한 IL material과 High-k material 선택 배경 및 근거, 설계한 MOS Capacitor에 대한 기본적인 분석(Electric Field, Temperature/Voltage variation on C-V Graph, Tunneling distance)에 대해서 분석하였습니다. 또한, Oxide Trap Model을 적용시켜 trap된 oxide charge의 polarity 및 위치에 따라 VT와 VFB가 어떻게 변화하는지 그 동향을 살펴보았습니다. 더 나아가, 설계한 MOS Capacitor와 동일 EOT를 갖으면서 oxide material이 SiO2로만 이루어진 경우와의 tunneling distance, C-V Graph, Energy band diagram, potential, electric field, charge density를 비교하였습니다.

    출처 : 해피캠퍼스