지식참고자료

[태그:] pspice

  • 실험 1_전자회로실험_PN 접합 다이오드 및 제너 다이오드_결과보고서

    목차

    1. 제목
    2. 실험결과
    3. 검토 및 평가

    본문내용

    1. 제목
    – PN 접합 다이오드 및 제너 다이오드

    2. 실험 결과
    – 회로 사진 및 결과 사진
    실험회로 1 실험회로 2

    <중 략>

    위에 소개된 표는 실험 전 Pspice 시뮬레이션을 통해 예측한 실험결과와 실제 실험을 통해 측정한 실험결과를 비교하기 위해 작성되었다.
    실험 결과와 데이터시트의 값의 차이가 나는 원인은 다음과 같다.
    첫 번째 이유는 실험부품에서 오는 오차이다. 이것은 필연적으로 생기는 오차로, 데이터시트의 값은 정확한 전류, 전압, 저항으로 결정이 되고 다른 외부요인에 영향을 받지 않기 때문에 이상적인 결과 값을 얻는다. 실제 측정할 때는 실험에서 쓰인 저항의 5% 오차값, 브레드보드와 전선 등의 기타 저항이 존재하기에 결과의 값이 오차가 난다. 즉, 결과가 정확히 나오는 디지털 공학과 달리 현재 실험하고 있는 과목은 아날로그 기반의 실험이기에 데이트 시트 값과 동일 할 경우도 있지만 오차가 발생할 가능성이 다분 할 것이다.
    두 번째는 멀티미터에 존재하는 미세한 저항과 파워 서플라이 공급 과정 중 10V를 공급하기 위해 10을 입력하고 ON 버튼을 누르면 디스플레이에는 10V가 아니라 10.001V가 공급되는 등 일정하지 않은 공급으로 인해 실험 결과 값에 미세한 차이를 야기할 수 있다.

    출처 : 해피캠퍼스

  • 실험 1_전자회로실험_PN 접합 다이오드 및 제너 다이오드_예비보고서

    목차

    1.제목
    2.실험절차
    3.실험에 대한이론
    -예비보고사항

    본문내용

    1. 제목
    – PN 접합 다이오드 및 제너 다이오드

    2. 실험 절차

    실험 회로 1에서 V_sig전압을 -10V~10V까지 1V 간격으로 바꾸면서, 다이오드 D1에 흐르는 전류(I_D) 와 전압 강하(V_D)를 측정하여 기록하고, I_D/V_D 값을 바탕으로 동작 영역도 표에 기록한다. ( 단, V_sig전압을 바꿀 때, 다이오드의 V_D0 값을 구하기 위해 600mV ~ 900mV 사이는 50 mV 간격으로 측정하라.)
    표 로부터 PN 접합 다이오드의 전류 -전압 사이의 관계식을 유도해보시오. 즉 식을 이용하여 I_S와 n을 구하시오.
    표 를 바탕으로 PN 접합 다이오드의 전류 – 전압 특성 곡선을 그려라.
    표 와 그린 그림을 바탕으로 PN 접합 다이오드의 등가회로 파라미터들을 구해서 표에 기록하고, PN 접합 다이오드의 내부 저항은 전류 – 전압 특성 곡선의 기울기를 이용하여 구하라.

    출처 : 해피캠퍼스

  • [경희대 A+] 실험 4. 반파 및 전파 정류 예비결과보고서

    목차

    (예비보고서)
    1. 실험제목

    2. 실험목적

    3. 실험이론

    4. PSpice 모의실험결과

    5. 실험 순서

    (결과보고서)
    1. 실험제목

    2. 실험목적

    3. 실험결과

    4. 결과분석 및 고찰

    5. 결론

    본문내용

    1. 실험 제목
    : 반파 및 전파 정류

    2. 실험 목적
    : 반파 및 전파 정류 회로의 출력 직류 전압을 계산하고, 그리고, 측정합니다.

    3. 실험 이론

    A. 정류기 회로
    교류전류에서 DC전류를 얻어내기 위해 정류작용에 중점을 두고 만들어진 전기적인 회로소자 또는 장치이며 한 방향으로만 전류를 통과시키는 기능을 가졌습니다. 다이오드 정류기는 입력 사인파 를 단극성 출력으로 변환시키는데, 처럼 맥동하는 파형을 보일 것입니다.

    B. 반파 정류기(Half-rectifier)

    반파 정류기에서 AC 파형의 (+)나 (-)극 중 하나는 통과 되고 나머지 반은 차단됩니다. 이상적인 반파 정류기는 스위치역할을 할 수 있으며 순방향 바이어스가 걸리면 스위치가 닫히면서 전류를 통과시키고 만약 역방향 바이어스가 걸리게 되면 스위치가 열리면서 전류를 통과시키지 않습니다.

    < 중 략 >

    브릿지 정류기는 4개의 다이오드를 연결한 위의 그림과 같은 브리지 회로입니다. 어떠한 극성 전압이 입력되더라도 동일한 극성 전압을 출력합니다. 어떻게 브릿지 회로가 어떠한 극성 전압에도 동일한 극성 전압을 출력하는지 원리를 살펴봅니다.

    (-)교류전력신호가 들어오게 되면 전원의 (+)부에는 (-) 신호가 (-)부에는 반전된 (+) 신호가 나오게 되는데 그렇게 되면 우선 (+)부의 신호는 D1, D2와 연관이 되므로 D1, D2를 고려해주면 D2은 개방회로와 같이 되고 D1는 도통됩니다. 따라서 GND에서부터 전원으로 신호가 발생하게 됩니다. 또한 D3, D4입장에선 (+)신호를 받기 때문에 전원에서 GND로 (+) 신호가 보내지게 된다.

    출처 : 해피캠퍼스

  • [경희대 A+] 실험 3. 직렬 및 병렬 다이오드 구조 예비결과보고서

    목차

    (예비보고서)
    1. 실험제목

    2. 실험목적

    3. 실험이론

    4. Pspice 시뮬레이션 결과

    (결과보고서)
    1. 실험제목

    2. 실험목적

    3. 실험결과

    4. 결과분석 및 고찰

    5. 결론

    본문내용

    1. 실험 제목
    : 직렬 및 병렬 다이오드 구조

    2. 실험 목적
    : 직렬 또는 병렬 다이오드 구조의 회로를 해석하고, 다양한 다이오드 회로의 회로 전압을 계산하고 측정합니다.

    3. 실험 이론
    A. 다이오드

    P형, N형 반도체를 접합하고 금속단자를 양쪽에 부착하면 전기적으로 2극을 갖는 반도체가 됩니다. 이것을 다이오드라 합니다. P측을 애노드라고 하고, N측을 캐소드라고 합니다. 오른쪽 그림은 기본적인 다이오드의 모양과 기호를 보여준다. P형 반도체와 N형 반도체를 접합하면 접합부에 좁은 영역에서 자유전자와 정공이 결합하여 중화됩니다. 따라서 자유전자와 정공의 수가 줄어들게 되어 절연영역이 형성되게 됩니다. 이렇게 되면 접합경계층 주위로 자유전자와 정공의 확산에 의한 공핍층이 형성되게 된다. 공핍층에 형성된 이 두 고정 이온전하에 의해 전장이 형성되며, 이것은 정공과 자유전자가 더 이상 확산되는 것을 방지합니다.

    작동원리
    애노드에 (+)전원을, 캐소드에 (-)전원을 연결하면 순방향 전압을 인가한 것입니다.. 순방향 전압을 인가혀면 N형 내의 전자는 전원의 (-)에 의해서 반발당하고 전원의 (+) 측에서는 전자를 흡수하므로 전자는 N형 반도체에서 P형 반도체 쪽으로 이동합니다. 같은 원리로 정공은 P형에서 N형으로 이동하게 됩니다. 따라서 순방향 전압이 확산전압을 넘어서면 공핍층은 전자와 정공이 자유롭게 이동할 수 있는 지역으로 변화합니다. 따라서 전류가 흐르게 됩니다.

    출처 : 해피캠퍼스

  • [경희대 A+] 실험 30. 연산증폭기의 특성 예비보고서

    목차

    1. 실험제목
    2. 실험목적
    3. 실험이론
    4. Pspice 시뮬레이션 결과

    본문내용

    1. 실험 제목
    : 연산 증폭기의 특성

    2. 실험 목적
    1. uA741 연산 증폭기의 슬루율을 측정하고 공통모드 제거비(CMR)을 계산합니다.
    2. PSpice 해석을 통해여 uA741 연산 증폭기의 슬루율과 CMR을 구합니다.
    3. 이들 PSpice 해석 겨로가를 실험결과와 비교합니다.
    4. 우리가 구한 데이터를 출판된 값, 즉 데이터시트 상의 값과 비교합니다.

    3. 실험 이론
    1) 슬루율 (SR; Slow Rate)
    => 슬루율이란 계단 파형 전압이 인가되었을 때 출력전압의 시간에 따른 최대변화율입니다. 단위는 이고, 연산증폭기의 내부 증폭단의 주파수 응답 특성에 따라 값이 다릅니다. 슬루율이 높을수록, 즉, 짧은 시간에 크게 변할수록 증폭기의 주파수 응답이 좋습니다(대역폭이 넓다)는 뜻입니다. 슬루율은 다음의 식으로 계산할 수 있습니다.

    2) 연산 증폭기 (Op-amp; Operational amplifier)
    => 위 그림은 연산 증폭기 (Operational amplifier), 즉, 일반적으로 Op-amp라고 불리는 소자입니다. 연산 증폭기는 위 그림에서도 알 수 있듯이 와 로 한 쌍의 차동입력 단자와 하나의 출력 단자를 가지는 소자입니다. 와 단자는 Op-amp를 동작시키기 위한 양과 음의 전원 공급 전압 단자입니다. 또한 단자를 이용해 입력하는 회로를 구성하면 위상이 같은 출력을 얻을 수 있기 때문에 비반전 신호 입력 단자라고도 하고, 단자를 이용해 입력하는 회로를 구성하면 위상이 180차이가 나는 출력을 얻을 수 있기 때문에 반전 신호 입력 단자라고도 합니다.
    이상적인 연산 증폭기에서는 무한대의 이득을 가지며, 무한대의 입력 임피던스와 0의 출력 임피던스를 가집니다. 또한 연산 증폭기를 해석할 때 가상 접지(Virtual-ground)라는 중요한 개념이 있습니다. 이 특성은 와 사이의 전압은 0으로 라는 것과 와 에 들어가는 전류는 0이라는 것입니다.

    출처 : 해피캠퍼스

  • [경희대 A+] 실험 24. 전류원 및 전류 미러 회로 예비결과보고서

    목차

    I. (예비보고서)
    1. 실험제목
    2. 실험목적
    3. 실험이론
    4. PSpice 시뮬레이션

    II. (결과보고서)
    1. 실험제목
    2. 실험목적
    3. 실험결과
    4. 결과분석 및 고찰
    5. 결론

    본문내용

    1. 실험 제목
    : 전류원 및 전류 미러 회로(실험24)

    2. 실험 목적
    : 전류원과 전류미러 회로에서 DC전압을 계산하고 측정합니다.

    3. 실험 이론
    전류원
    – 전류원(current source)는 상황에 관계없이 항상 일정한 전류를 보내려고 하는 회로를 의미한다. 이상적인 전류원의 경우 상황에 영향을 받지 않겠지만 현실에서는 상황에 따라 전류에 영향을 주기도 한다. 대표적인 전류원으로 BJT, FET가 있습니다.

    – 위와 같이 전류원이 있다고 하자. 전류원은 내부 임피던스()가 작을수록 좋습니다. 내부 임피던스는 전류를 몰래 먹는 저항으로 부하저항과 비교했을 때 크기 차이가 많이 없을 경우 부하에 흐르는 전류는 {Z _{i`n}} over {Z _{i`n} `+`R _{load}} TIMES I로 많은 양의 전류를 내부 임피던스에 빼앗기게 된다. 따라서 내부 임피던스는 최대한 크게 해줄수록 좋습니다.

    <중 략>

    전류 미러
    – 한쪽의 트랜지스터 회로의 전류를 조절해서 부하에 흐르는 전류를 정하는 직류회로입니다. npn 트랜지스터를 사용하느냐, pnp 트랜지스터를 사용하는가에 따라, 부하저항의 위치에 따라 전류 싱크형과 전류 소스형으로 나눠진다. 전류 싱크형은 전류 미러가 그라운드처럼 전류를 부하로부터 빨아들이는 모양이고 전류 소스형은 전류 미러가 부하에 전류를 공급하는 모양이다. 같은 크기의 전류를 부하에 공급하는 전류반영 회로가 정상적으로 동작하기 위해서는 2개의 트랜지스터의 특성이 동일하여야 합니다.

    – 그림 24-3을 해석하여 부하저항에 흐르는 전류가 입력 전류와 동일함을 보이자.

    I _{B} `=`I _{B _{1}} `+`I _{B _{2}} `=` {I _{C _{1}}} over {beta _{1}} `+` {I _{C _{2}}} over {beta _{2}} `( BECAUSE I _{C} `=` beta ` TIMES `I _{B} )

    출처 : 해피캠퍼스

  • [경희대 A+] 실험 19. CE 증폭기 설계 예비결과보고서

    목차

    (예비보고서)
    1. 실험제목

    2. 실험목적

    3. 실험이론

    4. Pspice 시뮬레이션 결과

    (결과보고서)
    1. 실험제목

    2. 실험목적

    3. 실험결과

    4. 결과분석 및 고찰

    5. 결론

    본문내용

    1. 실험 제목
    : CE 증폭기 설계

    2. 실험 목적
    (1) CE 증폭기를 설계, 구성하고 시험합니다.
    (2) DC bias와 AC 증폭값을 계산하고 측정합니다.

    3. 실험 이론
    1. 부품선정
    a. 트랜지스터 선정
    – 트랜지스터의 규격표(데이터시트)를 통해서 정격전압 및 정격전류, 증폭률을 고려해주어 설계하여야 합니다.

    <표 중략>

    ① 사용 전압 범위 설정
    – 컬렉터-이미터 간 최대정격전압()를 기준으로 하며 실제로 이것의 1/2 이하의 전압에서 사용하는 것이 좋습니다.

    – 실험으로 사용할 트랜지스터는 최대정격전압()이 40V이며 실험에서 전압()를 10V를 인가하기 때문에 설계에 부합하는 트랜지스터를 사용했다고 할 수 있습니다.

    ② 사용 전류 범위 설정
    – 컬렉터 최대정격전류()를 초과하지 않도록 설계를 해야 하며 실제 사용 시에 사용시에는 1/2 이하에서 사용하는게 좋습니다.

    – 디바이스 손실()을 기준으로 최대 전력을 초과하여 사용하지 않아야 한다. (사용전압)*(전류)로 계산하여 디바이스 손실() 또한 1/2이하에서 사용해야 합니다.

    ③ 증폭률 설정
    – 직류전류증폭률()이 트랜지스터마다 편차가 있기 때문에 최솟값을 기준으로 설정을 해주어야 합니다.

    ④ 사용가능 주파수 대역 설정(이번에 한번에 할 실험인 25번 실험에서 다루도록 하겠습니다.)
    – 주파수 대역폭 = 이득 대역폭(fT) / 직류 전류 증폭률()

    출처 : 해피캠퍼스

  • [경희대 A+] 실험 25. CE 증폭기와 주파수 응답 예비결과보고서

    목차

    (예비보고서)
    1. 실험제목

    2. 실험목적

    3. 실험이론

    4. Pspice 시뮬레이션 결과

    (결과보고서)
    1. 실험제목

    2. 실험목적

    3. 실험결과

    4. 결과분석 및 고찰

    5. 결론

    본문내용

    1. 실험 제목
    : CE 증폭기와 주파수 응답

    2. 실험 목적
    : 공통 이미터 증폭기 회로의 주파수 응답을 계산하고 측정합니다.

    3. 실험 이론
    (1) 보데 선도(Bode plot)
    – 가로축에 각주파수의 대수 log10를 취하고, 세로축에 이득와 위상차 을 취하여 전압이득과 주파수의 관계를 그린 것입니다.

    <그림 중략>

    (2) 저주파 증폭기 응답
    – 저주파 영역에서는 DC 차단(AC 결합)과 바이패스 동작을 위해서 커패시터가 하위 차단(하위 3dB) 주파수에 영향을 미칩니다.

    <사진 중략>

    – 위 회로는 공통 이미터 증폭기입니다. 위 회로를 AC 등가회로로 나타내면 아래와 같습니다.

    – 위 등가회로를 3개의 커패시터 구성으로 나누어 주파수 응답을 계산하도록 하겠습니다.

    ① 입력 커패시터() 부분

    <그림 중략>

    출처 : 해피캠퍼스