[태그:] SingleStageAmplifier

목차

[1] 실험 목적
[2] 실험 이론
[3] 실험 소자 특성
[4] 실험 방법
[5] 시뮬레이션 결과
[6] 확인 질문

본문내용

[1] 실험 목적
– Common Drain 회로를 구성하여 Gate 단자에 Small Signal Input을 인가하여 Drain 단자의 출력 파형을 이론적 및 실험적으로 이해한다.

[2] 실험 이론
Common Drain 회로는 입력 신호가 Gate에 인가되고 Source에서 출력 신호가 나오도록 구성된다. Drain이 접지되어 입력과 출력에 공통 단자의 역할을 하므로 Common Drain 증폭기라 한다.
[그림 1]은 각각 Common Drain 회로와 T-Model로 변환된 회로이다. DC Analysis를 통해     를 얻을 수 있고 이를 T-Model 해석에 이용하면 Gain은 다음과 같다.
  ≅   ,  ≅      ≅ 
따라서 Common Drian 회로는 Gain이 1인 비반전 회로가 되며 Source follower라 부르기로 한다.

출처 : 해피캠퍼스

목차

[1] 실험 목적
[2] 실험 이론
[3] 실험 소자 특성
[4] 실험 방법
[5] 시뮬레이션 결과

본문내용

[1] 실험 목적
– Common Source Amplifier와 Common Source Amplifier with  회로의 동작과 두 회로의 차이점을 이해하고 실험을 통해 확인한다.

[2] 실험 이론
[회로 0-a] [회로 0-b]

MOSFET의 전압 전류 특성을 이용하여 증폭기를 구성할 수 있다. [회로 0-a]는 Common Source Amplifier이다. MOSFET의 Gate에 small signal input이 들어왔을 때 Gate 전압의 변화에 따라 Drain 전류는  만큼 변화한다. 이 증폭된 전류는   에서 본 등가저항인   에 곱해져 출력에 나타나게 된다. 전압이득은 수식으로 계산하면 다음과 같다.
        
Gate 전압의 증가에 따라 출력전압은 감소하므로 전압이득은 음수가 된다.  은 출력단에서 본 등가저항으로 수식으로 나타내면     이다. 이상적인 MOSFET의 경우 가 무한대이기 때문에    이며 전압이득은   가 된다.

출처 : 해피캠퍼스