[부산대 이학전자실험] 9. AD633 IC를 이용한 mulitiplier 회로

목차

1. 실험 목적
2. 실험 원리
3. 실험 기구 및 재료
4. 실험 방법
5. 측정값 및 실험 결과
6. 결과에 대한 논의
7. 결론
8. 참고문헌 및 출처

본문내용

1. 실험 목적
AD 633을 이용한 multiplier 회로를 제작하고 Frequency doubling와 Spectrum analyzer를 이해한다.

2. 실험 원리
– Astable circuit

그림 1. AD633
AD633은 기능적으로 완벽한 4 사분면 – 아날로그 배수기이다． High 임피던스, 차동 X 및 Y 입력, High 임피던스 합산 입력(Z)을 포함한다. Low 임피던스 출력 전압은 내장된 Zener에 의해 제공되는 10 full scale 이다. AD633은 full scale 의 2%로 보장 된 전체 정확도로 보정된다. Z 입력은 출력 버퍼 증폭기에 대한 액세스를 제공해 사용자가 두 개 이상의 곱셈기의 츨력을 합산하고, 승수 이득, 출력전압을 전류로 변환, 다양한 응용 프로그램을 구성할 수 있게 해준다. 즉, AD633은 트랜스 라인, 묻혀 있는 Zener reference 및 연결 된 단일 이득, 접근 가능한 합상 노드가 있는 출력 증폭기가 포함된 저가의 곱셈기 이다. 그림 1은 기능 블록 그램 다이어 그램 이며 차동 X 및 Y 입력은 전압-전류 Converter에 의해 차동 전류로 변환된다. 이 전류의 곱은 곱하기 코어에서 생산되며 , 매립된 Zener reference 는 10 의 전반적인 scale factor 를 제공한다. 의 합계는 출력 증폭기에 연결된다. 노드 Z를 합산하는 증폭기는 사용자가 두 개 이상의 곱셈기 출력을 추가하고 출력전압을 전류로 변환하고 다양한 아날로그 전산 함수를 구성한다. 블록 다이어 그램 검사는 전체적인 tranfer 기능을 보여주고 식은 그림에서 와 같다.

출처 : 해피캠퍼스