실험17_전자회로실험_예비보고서_능동부하가 있는 공통 소오스 증폭기

목차

1. 제목

2. 실험 절차

3. 실험에 대한 이론
1) 예비보고사항
2) 실험에 대한 pspice 회로도 및 시뮬레이션 결과

본문내용

1. 제목
– 능동 부하가 있는 공통 소오스 증폭기
2. 실험 절차
– 실험 16에서 결정한 V_pbias와 I_REF 값을 바탕으로 공통 소오스 증폭기의 입력-출력의 DC 전압 레벨이 원하는 만큼 나오는지 확인한다.
– 실험 16에서 V_pbias와 I_REF 값을 바탕으로 공통 소오스 증폭기의 입력 전압을 0V 에서 6V까지 500mV 단위로 변화시키면서 생성되는 출력을 측정하여 표에 기록하고, 입력-출력 전압의 전달 특성 곡선을 그리시오.
– 전압 이득이 최소 10V/V 이상 나오는지 보기 위해 입력에 10kHz의 0.01V_(p-p) 정현파의 입력 전압을 인가한다. 이때 공통 소오스 증폭기의 입력-출력 전압의 크기를 표에 기록하여 전압 이득을 구하고, 크기와 위상을 고려하여 V_SIG, 입력 전압(M_1의 게이트 전압 V_gs), 출력 전압(M_1의 드레인 전압 V_ds) 파형을 캡처하여 그림에 기록한다.

출처 : 해피캠퍼스