목차
1. 실험 목적
2. 관련 이론
1) Latches
2) Flip Flop
3. 실험 결과
4. 출처
본문내용
Chapter 1. 실험 목적
반도체 소자를 통해서 Latches를 포함한 Flip Flop들의 정의에 대해서 알 수 있다.
Chapter 2. 관련 이론
1. Latches
가장 기본적인 기억장치 요소는 Latches이다. 일반적으로 Flip Flop은 Latches로 만들어진다. 래치는 Flip Flop안에서 가장 빈번히 사용하지만, 순차회로를 직접 구현하기 위한 복잡한 클로킹 방식에 사용되기도 한다. 기억장치 요소를 만들기 위해 틀이 되는 Latches를 설명할 것이고 SR Latches, D Latches에 대해서 알 수 있다.
1-1) SR Latches
<그림1>을 보면 SR래치는 엇갈린 쌍으로 된 NOR게이트로 만들어진 회로이다. 래치는 2개의 입력을 갖는다. S로 표시된 것은 set를 위한 것이고 R로 표시된 것은 reset을 위한 것이다. 그리고 2개의 유용한 상태를 갖는다. 출력 Q=1이고, =0일 때 래치는 set 상태이다. 출력 Q=0이고, =1일 때 래치는 reset 상태이다. Q와 는 보통 각각에 대해서 보수이고, 두 입력이 동시에 1일 때 출력이 모두 정의되지 않는 상태가 발생한다.
출처 : 해피캠퍼스
답글 남기기