Blog

목차

1 실험 개요
2 실험 기자재 및 부품
3 배경 이론
4 실험 회로
5 실험 절차 및 예비 값
6 예비 보고 사항

본문내용

1 실험 개요
-[실험 11], [실험 12], [실험 13]에서는 MOSFET을 이용한 기본적인 단일단 증폭기들에 대해 살펴보았다. 단일단 증폭기만으로는 이득이 부족하거나, 소오스 및 부하 임피던스와 증폭기 자체의 입력-출력 임피던스의 차이가 클 경우에는 일반적으로 다단 증폭기를 사용한다. 이 실험에서는 MOSFET을 이용한 다단 증폭기를 구성하고, 그 특성을 분석하고자 한다.

2 실험 기자재 및 부품
DC파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, 2N7000(NMOS) 1개, 저항, 커패시터

3 배경 이론
[그림 15-1]은 다단 증폭기의 개념을 보여준다. 전압원 가 인가되면, 증폭기 1은 이 입력으로 받아서 증폭을 한 후 를 생성한다. 증폭기 2에서는 를 입력으로 받아서 출력을 생성한다.

[그림 15-2]는 다단 증폭기의 등가회로이다. 증폭기 1의 전압 이득, 입력 저항, 출력 저항을 각각 , , 으로 정의하고, 증폭기 2의 전압 이득, 입력 저항, 출력 저항을 각각 , , 로 정의하였다.

신호원 부터 출력 까지의 전압 이득을 식 (15.1)과 같이 계산할 수 있다.
(15.1)
식 (15.1)로부터, 신호원 가 증폭기 1의 입력 에 인가될 때는 와 에 의해서 전압분배됨을 알 수 있다. 전압 이득이 증가되기 위해서는 이 에 비해 그 값이 커야 한다.

출처 : 해피캠퍼스

목차

1 실험 개요
2 실험 기자재 및 부품
3 배경 이론
4 실험 회로
5 실험 절차 및 예비 값
6 예비 보고 사항

본문내용

1 실험 개요
-이 실험에서는 MOSFET을 이용한 캐스코드 증폭기의 동작 원리를 공부하고, 실험을 통하여 특성을 측정하고자 한다. 캐스코드 증폭기는 공통 소오스 증폭기보다 높은 전압 이득을 얻을 수 있어서 널리 사용되고 있다. 이 실험에서는 캐스코드 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구한 후, 이를 실험에서 확인하고자 한다. 또한 증폭기의 DC 동작점을 잡아주기 위한 바이어스 회로에 대해서도 공부하고, 실험을 통하여 동작을 확인한다.

2 실험 기자재 및 부품-
DC파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, 2N7000(NMOS) 1개, 저항, 커패시터

3 배경 이론
[그림 14-1]과 같이 캐스코드 증폭기는 공통 소오스 증폭기와 공통 게이트 증폭기로 구성된다. 입력()은 의 게이트-소오스 전압()이고, 출력()은 의 드레인 전압()이다. 의 게이트-소오스 사이의 소신호 입력 전압()에 비레하는 전류()가 드레인에 흐르고, 이 전류가 출력 쪽의 저항 에 의해서 전압으로 변환되면서 증폭을 하게 된다.

캐스코드 증폭기는 주로 전압 이득을 높이기 위해서 사용되는데, 전압 이득을 구하기 위해 먼저 [그림 14-2]와 같은 일반적인 증폭기의 등가회로를 이용할 수 있다. 입력 전압()에 비례하는 전류 이 흐르고, 이 전류가 출력 저항 에 의해 출력 전압으로 변환되므로, 전압 이득()은 식 (14.1)과 같이 구할 수 있다.
(14.1)
식 (14.1)에서 은 유효 트랜스컨덕턴스effective transconductance이고, [그림 14-3]과 같이 출력을 접지시켰을 때 증폭기 출력 전류와 입력 전압의 비로 정의된다.

출처 : 해피캠퍼스

목차

1 실험 개요
2 실험 기자재 및 부품
3 배경 이론
4 실험 회로
5 실험 절차 및 예비 값
6 예비 보고 사항

본문내용

1 실험 개요
-[실험 11]과 [실험 12]에서는 MOSFET을 이용한 기본적인 세 가지 증폭기 중에서 공통 소오스 증폭기와 소오스 팔로워를 실험하였다. 이번에는 나머지 기본 증폭기 구조인 공통 게이트 증폭기에 대한 실험을 진행한다. 공통 게이트 증폭기는 입력 임피던스가 작아 전류를 잘 받아들이는 특성이 있다. 이 실험에서는 공통 게이트 증폭기의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통하여 확인하고자 한다.

2 실험 기자재 및 부품-
DC파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, 2N7000(NMOS) 1개, 저항, 커패시터

3 배경 이론
공통 게이트 증폭기는 [그림 13-11과 같이 입력은 소오스 단자에 인가하고, 출력은 드레인 단 자에서 감지하고, 게이트 단자는 공통인 구조를 취하고 있다.

[그림 13-2(a)]와 같은 공통 게이트 증폭기의 전압 이득은 [그림 13-2(b)]와 같은 소 신호 등가회로를 이용해서 구할 수 있다.

공통 게이트 증폭기의 전압 이득은 식 (13.1)의 형태로 표현할 수 있으며, 크기는 소 오스 축퇴 저항이 있는 공통 소오스 증폭기와 같고, 위상만 반대임을 알 수 있다.
(13.1)
공통 게이트 증폭기의 입력 임피던스는 [그림 13-3)과 같이 소신호 등가회로를 이용해서 구할 수 있다.

채널길이 변조 효과를 무시하면, 공통 게이트 증폭기의 입력 임피던스는 식 (13.2)와 같이 구할 수 있으며, 공통 소오스 증폭기에 비해서 매우 작음을 알 수 있다.

출처 : 해피캠퍼스

목차

1 실험 개요
2 실험 기자재 및 부품
3 배경 이론
4 실험 회로
5 실험 절차 및 예비 값
6 예비 보고 사항

본문내용

1 실험 개요
-이 실험에서는 MOSFET을 이용한 공통 소오스 증폭기의 동작 원리를 공부하고, 실험을 통하여 특성을 측정하고자 한다. 공통 소오스 증폭기는 게이트가 입력 단자, 드레인이 출력 단자, 소오스가 공통 단자인 증폭기로서 높은 전압 이득을 얻을 수 있는 장점이 있어 널리 사용되고 있다. 이 실험에서는 공통 소오스 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구해본 다음, 실험을 통하여 동작을 확인하고자 한다.

2 실험 기자재 및 부품
-DC파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, 2N7000(NMOS) 1개, 저항, 커패시터

3 배경 이론
[그림 11-1]과 같은 기본적인 공통 소오스 증폭기에서 입력()은 게이트-소오스 전압()이고, 출력()은 드레인-소오스 전압()이다. 게이트-소오스 사이의 소신호 입력 전압에 비례하는 전류가 드레인에 흐르고, 이 전류가 출력 쪽의 저항 에 의해 전압으로 변환되면서 전압을 증폭시킨다.

[그림 11-2]는 공통 소오스 증폭기의 전압 전달 특성을 나타낸다. 출력 전압은 식(11.1)과 같이 표현할 수 있으며, 전압에 따라서 MOSFET의 동작 영역을 크게 세가지로 나눌 수 있다.

(11.1)

① 차단 영역 : 전압이 X와 A점 사이일 경우에는 MOSFET이 차단 영역에서 동작하며, 드레인 전류가 흐르지 않는다().
② 포화 영역 : 전압이 A와 B점 사이일 경우에는 MOSFET이 포화 영역에서 동작하며, 드레인 전류 및 출력 전압은 식 (11.2), 식 (11.3)과 같이 표현할 수 있다.

출처 : 해피캠퍼스

목차

1 실험 개요
2 실험 기자재 및 부품
3 배경 이론
4 실험 회로
5 예비 보고 사항

본문내용

1 실험 개요
-이 실험에서는 [실험 16]에서 수행한 ‘정전류원과 전류 거울을 이용한 능동 부하(active load)가 있는 공통 소오스 증폭기(common source amplifier) 회로’를 구성하고, 이를 바탕으로 공통 소오스 증폭기의 전압 이득을 구하고자 한다. 능동 부하는 아날로그 증폭기에서 널리 사용되고 있으며, 간단한 공통 소오스 증폭기에 적용함으로써 특성을 정확하게 파악할 수 있다.

2 실험 기자재 및 부품
DC 파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, 2n7000(NMOS)1개, 저항, 커패시터, FQP17P10(PMOS) 2개 (단, PSpice 모의실험은 FDC6322CP 사용)

3 배경 이론
[그림 17-1]은 전류원 부하를 PMOS 트랜지스터 를 이용하여 구현한 공통 소오스 증폭기 회로이다.
[그림 17-2]는 [그림 17-1]과 같은 능동 부하가 있는 공통 소오스 증폭기의 전달 특성 곡선을 구하기 위한 부하선 해석법을 나타낸 그림이다. 입력에 따라서 에 흐르는 전류와 부하에 흐르는 전류가 같아지는 출력을 구할 수 있고, [그림 17-3]과 같은 전달 특성 곡선을 구할 수 있다.

[그림 17-3]의 영역 Ⅲ에서 과 모두 포화 영역에서 동작을 하고, 증폭기로서 사용할 수 있다. [그림 17-1] 회로의 저주 K 대역에서의 전압 이득을 구하기 위하 소신호 등가회로를 그리면 [그림 17-4]와 같다. [그림 17-4]의 소신호 등가회로를 이용하면, 저주파 전압 이득은 로 표현할 수 있다.

출처 : 해피캠퍼스