웨어러블 디바이스용 집적회로설계_논문요약과제

목차

Ⅰ. A 256kb Sub-threshold SRAM in 65nm CMOS
Ⅱ. A High-Density Subthreshold SRAM with Data-Independent Bitline Leakage and Virtual Ground Replica Scheme
Ⅲ. A 65nm 8T Sub-Vt SRAM Employing Sense-Amplifier Redundancy
Ⅳ. A 32kb 10T Subthreshold SRAM Array with Bit-Interleaving and Differential Read Scheme in 90nm CMOS

본문내용

Ⅰ. A 256kb Sub-threshold SRAM in 65nm CMOS
이 논문은 기존 6T SRAM의 문제점에 대해 해결하고자 합니다. 첫번째로는 0.7V의 Threshold Voltage 이하의 전압영역 즉, Subthreshold Voltage 영역에서 SNM 성능저하가 발생하는 것입니다. Sub-Threshold 동작은 특히 에너지 소비가 중요한 SRAM에서 중요한데, 이 논문에서는 이 영역에서의 동작에 대해 이야기합니다.
제안된 10T SRAM
RWL = L일 때,
만약 QB = H라면, M10 덕분에 QBB가 M7을 통해 0으로 떨어지는 것을 막아줍니다. 즉, Leakage의 영향을 막아줍니다. (현재는 RWL = L이기 때문에 QBB의 값이 바뀌면 안 됩니다.)

출처 : 해피캠퍼스