목차
1. 제목
2. 실험결과
3. 검토 및 평가- 고찰사항
본문내용
3. 검토 및 평가
– 고찰사항
① 전압 이득의 계산값과 측정값이 다른 이유를 분석하시오.
– 전압 이득을 계산시에 회로 모델은 이상적인 상황을 가정한다, 하지만 실제 측정 할때에는 회로 구성 요소의 특성이 환경, 소자의 고유한 특성 등 다양한 요소들로 인해 변화한다.
② 출력 전압의 크기와 왜곡 여부에 영향을 줄 수 있는 설계 요인들을 생각해보고, 그 원인을 분석하시오.
– 출력 전압은 근본적으로 입력 전압에 의한 것이므로 입력 신호 왜곡이 출력 전압의 왜곡과도 영향이 존재한다. 추가적으로 동소자의 비선형성, 부적절한 바이어싱, 부적절한 주파수 응답, 기생 소자, 적절치 못한 접지 관련 이슈 등이 출력 전압의 크기와 왜곡 여붕에 영향을 줄 수 있는 설계 요인들이다.
출처 : 해피캠퍼스
목차
1. 제목
2. 실험 절차
3. 실험에 대한 이론
1) 예비보고사항
2) 실험에 대한 pspice 회로도 및 시뮬레이션 결과
본문내용
1. 제목
– 능동 부하가 있는 공통 소오스 증폭기
2. 실험 절차
– 실험 16에서 결정한 V_pbias와 I_REF 값을 바탕으로 공통 소오스 증폭기의 입력-출력의 DC 전압 레벨이 원하는 만큼 나오는지 확인한다.
– 실험 16에서 V_pbias와 I_REF 값을 바탕으로 공통 소오스 증폭기의 입력 전압을 0V 에서 6V까지 500mV 단위로 변화시키면서 생성되는 출력을 측정하여 표에 기록하고, 입력-출력 전압의 전달 특성 곡선을 그리시오.
– 전압 이득이 최소 10V/V 이상 나오는지 보기 위해 입력에 10kHz의 0.01V_(p-p) 정현파의 입력 전압을 인가한다. 이때 공통 소오스 증폭기의 입력-출력 전압의 크기를 표에 기록하여 전압 이득을 구하고, 크기와 위상을 고려하여 V_SIG, 입력 전압(M_1의 게이트 전압 V_gs), 출력 전압(M_1의 드레인 전압 V_ds) 파형을 캡처하여 그림에 기록한다.
출처 : 해피캠퍼스
목차
1. 제목
2. 실험결과
3. 검토 및 평가 – 고찰사항
본문내용
3. 검토 및 평가
– 고찰사항
① 전류 거울에서 전류 오차가 생기는 원인을 분석하시오.
– -MOSFET의 문턱 전압, 이동도 등 과 같은 제조 공정의 편차, 외부 환경으로 인하여 전류 오차가 발생한다. 이러한 이유 외에 전류 거울의 특성이나 이에 사용되는 MOSFET 소자의 특성으로 인해 전류 오차의 원인이 다양하게 존재한다. 그 중 하나는 채널 길이 모듈레이션으로 인해 트랜지스터 상호 간에 전류 오차가 발생하기도 한다. 또 하나는 전류 거울은 전류가 흐르는 경로에 접촉이 있어야 하는데, 이 때 접촉 지점에서 발생하는 접촉 저항이 전류 오차를 일으키는 주된 원인이라 할 수 있다. 전류 거울 자체의 내부 임피던스 또한 원인이 되며 전류 거울에 사용되는 전류 센서의 정밀도와 해상도 또한 오차에 영향을 미치는 요인이다.
② 전류원의 출력 저항과 전류 정확도 사이의 관계를 설명하시오.
일반적으로 전류원의 출력 저항이 낮을수록 전류의 정확도가 향상될 가능성이 높기 때문에, 전류원의 출력 저항은 일정하고 변동폭이 작을수록 전류의 정확도를 높일 수 있다.
전류원은 출력 저항이 커 부하 저항 대용으로 사용되는데, 공통 소오스 증폭기에 흐르는 입력 전압에 비례한 소신호 전류가 부하 저항으로 인하여 출력 전압으로 변환되는 구조이다. 이러한 관계가 출력 저항은 전류에 지대한 영향을 미치는 것을 보여준다.
출처 : 해피캠퍼스
목차
1. 제목
2. 실험 절차
3. 실험에 대한 이론
1) 예비보고사항
2) 실험에 대한 pspice 회로도 및 시뮬레이션 결과
본문내용
1. 제목
– 전류원 및 전류거울
2. 실험 절차
– M_1 트랜지스터의 g_m을 결정하기 위해 M_1 및 M_2 트랜지스터에 흐르는 DC 전류를 결정하시오. 그리고 M_1 트랜지스터의 드레인 단자에 원하는 DC 전압 출력이 나오고 DC 전류가 흐르도록 V_pbias를 0V에서 6V까지 500mV 단위로 변화시키면서 최적의 V_pbias를 결정하시오. 예비 보고 사항에서 미리 정한 값 부근에서 조정하면 빠르게 찾을 수 있다.
– 실험 절차 ①에서 결정한 V_pbias 전압을 얻으려면 기준 전류 I_REF를 생성하는 M_3와 R_REF가 결정되어야 한다.
출처 : 해피캠퍼스
목차
없음
본문내용
전문가는 아니지만 지방 소멸 위기에 대한 대책을 써 본다. 지방 인구 유지에 핵심적인 것은 바로 기업 유치이다. 이건 무조건이다. 지금도 많은 공장들이 지방에 있는데 나는 본사까지 지방에 있어야 모든 핵심 회사 기관이 지방에 있어야 한다고 생각한다. 아직도 유지되는 지방 도시는 거대 기업이 존재한다.
조선, 화학, 철강 굴지의 기업이 지방에 있기 때문에 그나마 인구 유출 속도를 늦추고 있다. 그렇기 때문에 거의 반강제적으로 정부에서 대기업의 본사, 공장을 지방으로 옮기도록 조치를 해야 할 것이다. 그리고 창업을 하는 회사도 지방에서 시작을 한다면 인센티브를 주어야 한다.
출처 : 해피캠퍼스
목차
없음
본문내용
진짜 따르고 싶은 리더란 무엇인가 생각할 수 있는 그런 기회를 이 책을 통해서 갖게 되었다. 내가 알고 있던 리더십은 대개 카리스마가 넘치고 말 한 마디로 조직을 한 번에 탈바꿈 시키는 그런 것이었다. 하지만 저자는 이런 리더십이 진짜 리더십은 아니라고 했고 리더라는 사람 자체가 중요하다고 했다.
리더가 직원들을 칭찬해야 한다고 했다. 맞는 말이다. 일을 하는 사람으로 하여금 충분히 인정 받고 있다는 느낌을 주고 따르게 해야 한다고 했고 또한 리더가 솔선수범해서 먼저 행동으로 보여야 한다고 했다. 가장 중요한 건 포상을 잘 줘야 하는 것인데 정신적인 부분도 충족시켜야 할 거 같다.
출처 : 해피캠퍼스
목차
1. 제목
2. 실험결과
3. 검토 및 평가- 고찰사항
본문내용
3. 검토 및 평가
– 고찰사항
① 다단 증폭기의 입력단과 출력단은 입력 임피던스, 출력 임피던스 측면에서 어떤 조건을 만족해야하는가?
– 입력단의 입력 임피던스가 매우 작으면 받아들이는 신호 또한 매우 작게 된다. 따라서 입력 임피던스는 적절하게 커야만 한다.
출력 임피던스가 크게 되면 임피던스 부정합이 발생하고 전압 이득이 줄어드는 현상이 나타나기 때문에, 출력단의 출력 임피던스는 작아야 한다.
② 다단 증폭기에서 전체 전압 이득이 각 단의 전압 이득의 곱보다 작은 이유를 설명하시오.
– 소스팔로워에서 전압 이득이 1에 못 미치는 값을 갖기 때문에 약간 감소하게 될 것이다. 다음 단으로 넘어갈 때 다음 단의 입력에서 이전 단으로부터의 출력 전압을 완벽히 모두 받아들이는 것은 불가능하다.
출처 : 해피캠퍼스
목차
1. 제목
2. 실험 절차
3. 실험에 대한 이론
1) 예비보고사항
2) 실험에 대한 pspice 회로도 및 시뮬레이션 결과
본문내용
1. 제목
– 다단 증폭기
2. 실험 절차
<2단 증폭기>
– 실험회로 1에서 V_DD=12V, V_SIG = 0V, R_D1=10kΩ, R_S1=R_S2=5kΩ, R_1=R_3=100kΩ, R_2=R_4=50kΩ, R_L=10kΩ 으로 고정하고, 회로를 구성한 후, 공통 소오스 증폭기 2 출력의 DC 값이 6V가 되도록 하는 R_D2값을 결정한다. 이 경우 M_1,M_2의 각 단자들의 전압(V_D1,V_G1,V_S1,V_D2,V_G2,V_S2) 및 전류(I_D1,I_D2)를 구하고, 표에 기록하시오. 각 단자들의 전압을 바탕으로 MOSFET이 포화 영역에서 동작하는지 확인하시오.
– 포화 영역에서 회로가 동작하는 경우 M_1,M_2의 트랜스 컨덕턴스 g_m값, 출력 저항 r_0를 구하여 표에 기록하시오. 이를 이용하여 소신호 등가회로를 그리고, 실험회로 1의 이론적인 전압 이득을 구하시오.
– 전압 이득이 최소 100V/V이상 나오는지 보기 위해 입력에 10kHz의 0.01V_(P-P) 정현파의 입력 전압을 인가한다. 이때 실험회로 1의 2단 증폭기의 입력-출력 전압의 크기를 표에 기록하여 전압 이득을 구하고, 크기와 위상을 고려하여 v_SIG, 첫 번째 단의 입력 전압, 첫 번째 단의 출력 전압, 두 번째 단의 출력 전압의 파형을 캡처하여 결과 보고서에 기록하시오.
– 실험회로 1의 입력 저항과 출력 저항을 직접 측정하여 표에 기록하시오. 입력 저항을 측정하기 위해 입력의 DC 전압을 변화시키면서 입력 쪽에 흘러 들어가는 DC 전류를 측정한다. 출력 저항을 측정하기 위해 입력에 0V를 인가하고, 출력 쪽에 DC 전압을 변화시키면서 출력 쪽에 흘러 들어가는 DC 전류를 측정한다.
– R_L을 10Ω으로 바꾼 후에 실험 절차 1~4를 수행하고, 기록하시오. 또, R_L이 10kΩ인 경우와 결과를 비교하시오.
출처 : 해피캠퍼스
목차
없음
본문내용
오대산 사고는 강원도 평창군 진부면 동산리에 위치한 조선 후기 5대 사고 중 하나이다. 1909년 작성된 『형지안(形止案)』에 의하면 이곳에는 태조~철종까지의 실록 788책, 의궤 380책, 기타 서적 2,469책 등 모두 3,637책이 수장되어 있었다고 한다. 서책은 모두 목재궤에 넣어 봉안해 두었는데, 실록궤 82개, 서책궤 86개, 공궤 7개였다. 이곳에 수장되어 있던 『조선왕조실록』과 조선왕실의궤는 300여 년 동안 안전하게 지켜졌지만, 일제강점기 때 조선총독부가 일본 동경대와 궁내청으로 무단 반출하면서 강원도 땅을 떠났다. 오대산본 실록과 의궤가 세인들의 관심을 끌게 된 것은 혜문스님이 오대산본 실록이 약탈되었다고 인식한 것이 계기가 되어 2006년과 2011년 두 차례에 걸쳐 환수되면서이다. 그가 이를 인식한 계기는 일본 유학 중 한국사 관련 서적을 열람하던 중 오대산본 실록 47책이 동경대 도서관 귀중서고에 소장되어 있다는 것을 알게 되었다고 한다. 이러한 사실을 확인한 그는 관련 자료를 수집하였고, 월정사 성보박물관에 소장되어 있는 『오대산 서적』에서 총독부 관원 등이 월정사에 머무르며 사고와 사책 150점을 주문진으로 운반하여 동경대학으로 반출한 사실을 확인하였다. 이후 그가 중심이 되어 오대산본 실록 47책을 반환받고자 ‘실록 환수위’ 출범과 동시에 일본 총리에게 반환요청서를 전달하였다. 이를 받아들여 오대산본 실록이 반환되었고, 이것이 시발점이 되어 ‘실록 환수위’를 주축으로 한 ‘의궤 환수위’의 활동으로 의궤 등 1250권의 도서를 반환받을 수 있었다. 이러한 노력으로 2006년부터 오대산본 실록과 의궤에 대한 연구가 원할하게 진행되어 많은 연구가 축적되어 올 수 있었다.
‘실록’이란 역사적인 사실을 있는 그대로 공평하게 쓴다는 뜻이다. 그러나 남북조 시대부터 한 왕이 죽은 뒤에 다음 왕대에서 선대의 있었던 일을 년·월·일 별로 기록하는 형식의 사서가 편찬되기 시작하였다.
출처 : 해피캠퍼스
목차
1. 제목
2. 실험결과
3. 검토 및 평가- 고찰사항
본문내용
제목
– 캐스코드 증폭기
실험 결과
– 회로 사진 및 결과 사진
-> 책과 달리 변경된 실험 과정은 다음과 같다
R_gg를 사용하지않고 책의 R_D 변화 대신 V_G의 변화에 대하여 측정후, 나머지 값은 정상측정
3V~9V까지 1V간격으로 변화를 측정하고 0V,12V를 측정하였다.
세번째 과정 실험은 진행하지 않았다.
V_(P-P)=20mV로 설정한 후 파형을 측정한다.
다섯번째 과정은 진행하지 않는다.
V_D2가 8V가 되게 만들기 위해 V_X를 조정한 값을 찾는다.
V_(P-P)=20mV로 설정한 후 파형을 측정한다.
입출력 임피던스를 측정한다.
출처 : 해피캠퍼스