Blog

목차

1.제목
2.실험절차
3.실험에 대한이론-예비보고사항

본문내용

1. 제목
– 캐스코드 증폭기
2. 실험 절차
<캐스코드 증폭기>
실험회로 1에서 V_DD 값을 12V, V_sig값을 0V, V_GG값을 6V, V_GG 값을 2V로 두고, V_b1 값을 4V로 두고 R_GG 저항 값이 2kΩ인 경우 v_0의 DC 값이 5V가 되도록 하는 R_D 값을 결정한다. 이 경우 MOSFET의 각 단자들의 전압(V_D1,V_G1,V_S1,V_D1,V_G1 〖,V〗_S2) 및 전류(I_D)를 구하고, 표에 기록한다. 각 단자들의 전압을 바탕으로 M_1, M_2 포화 영역에서 동작 하는지 확인하시오.
V_sig값을 0V, V_GG 전압을 0V, 12V, 3V~9V는 500mv 간격으로 변화시키면서 v_O 의 DC 전압을 측정하여 표에 기록하고, 입력-출력 전달 특성 곡선을 그리시오.
포화 영역에서 회로가 동작하는 경우 M_1, M_2,의 트랜스 컨덕턴스 g_m값, 출력 저항 r_0를 구하여 표에 기록하시오. 이를 이용하여 소신호 등가회로를 그리고, 실험회로 1의 캐스코드 증폭기 회로의 이론적인 전압 이득을 구하시오.
전압 이득이 40V/V 이상 나오는지 보기 위해 입력에 10kHz의 0.01V_(P-P) 정현파의 입력 전압을 인가한다. 이때 캐스코드 증폭의 입력 – 출력 전압의 크기를 표에 기록하여 전압 이득을 구하고, 크기와 위상을 고려하여 V_sig, 입력전압, 출력 전압 파형을 캡처하여 기록하라.

출처 : 해피캠퍼스

목차

1.제목
2.실험절차
3.실험에 대한이론-예비보고사항

본문내용

1. 제목
– 공통 게이트 증폭기
2. 실험 절차
<공통 게이트 증폭기>
실험회로 1에서 V_DD 값을 12V, V_sig값을 0V, V_GG값을 6V, V_ss값을 4V로 두고, R_S 저항 값이 2kΩ인 경우 v_0의 DC 값이 6V가 되도록 하는 R_D 값을 결정한다. 이 경우 MOSFET의 각 단자들의 전압(V_D,V_G,V_S) 및 전류(I_D)를 구하고, 표에 기록한다. 각 단자들의 전압을 바탕으로 MOSFET이 포화 영역에서 동작 하는지 확인하시오.
V_sig값을 0V, V_ss 전압을 0V, 12v, 3V~9V는 500mv 간격으로 변화시키면서 v_O 의 DC 전압을 측정하여 표에 기록하고, 입력-출력 전달 특성 곡선을 그리시오.
포화 영역에서 회로가 동작하는 경우 MOSFET의 트랜스 컨덕턴스 g_m값, 출력 저항 r_0를 구하여 표에 기록하시오. 이를 이용하여 소신호 등가회로를 그리고, 실험회로 1의 공통 게이트 증폭기 회로의 이론적인 전압 이득을 구하시오.

출처 : 해피캠퍼스

목차

1. 제목
2. 실험결과
3. 검토 및 평가

본문내용

1. 제목
– 소오스 팔로워

2. 실험 결과
– 회로 사진 및 결과 사진
1.공통 소오스 증폭기 회로
이번 실험에서는 실험과정에서 이상과 현실이 다른 점과 장비의 한계 등을 이유로 책의 실험 절차와 다른 실험 과정으로 진행되었다.
1.RS, RL=1.8kΩ 으로 제시 되었고, 해당 회로에서 VD, VG, VS, ID를 측정한다.
2.VGG가 6~9V까지 500mV 씩 증가시키면서 vO를 측정한다.
3.3번과정은 생략되었다.
4.전압 이득이 1에 가깝게 나오는지 오실로스코프로 입출력 파형을 측정하여 찾는다.
5.AC전압을 인가하며 입출력 임피던스를 구한다.

* RS, RL=1.8kΩ일 때, VD, VG, VS, ID값은 위와 같다.

* VGG가 6~9V까지 500mV vO는 인가 전압보다 약간 낮게 나왔다. 대략 0.8V정도 차이가 난다.

이는 드레인 전압이 충분할 때 게이트 전압이 대략 (인가 전압- 0.8V)= 출력 전압으로 위와 같은 그래프가 형성된다. 이를 레벨 시프터라고 하며, 소오스 팔로워의 특징 중 하나이다.

출처 : 해피캠퍼스

목차

1. 제목
2. 실험절차
3. 실험에 대한 이론

본문내용

1. 제목
– 소오스 팔로워

2. 실험 절차
<소오스 팔로워>
1.실험회로 1에서 VoD 값을 12V, V 값을 OV, Voc 값을 6V로 두고, Roo저항값이 252인 경우 V0의 DC 값이 4V가 되도록 하는 Rs 값을 결정한다. 이 경우 MOSFET의 각 단자들의 전압(Yo, Vo, Vs) 및 전류(1p)를 구하고, 표에 기록한다. 각 단자들의 전압을 바탕으로 MOSFET이 2.포화 영역에서 동작 하는지 확인하시오.
2.Vsig값을 OV, VoG 전압을 oV, 12v, 3V~gV는 500mv 간격으로 변화시키면서 Vo 의 DC 전압을 측정하여 [표 12-21에 기록하고, 입력-출력 전달 특성 곡선을 그리시오
3.포화 영역에서 회로가 동작하는 경우 MOSFET의 트랜스 컨덕턴스 gm값, 출력 저항 r0를 구하여 표에 기록하시오. 이를 이용하여 소신호 등가회로를 그리고, 실험회로 1의 소오스팔로워 회로의 이론적인 전압 이득을 구하시오.

출처 : 해피캠퍼스

목차

1. 제목
2. 실험결과
3. 검토 및 평가

본문내용

제목
– 공통 소오스 증폭기

1. 실험 결과
– 회로 사진 및 결과 사진
1.공통 소오스 증폭기 회로
이번 실험에서는 실험과정에서 이상과 현실이 다른 점과 장비의 한계 등을 이유로 책의 실험 절차와 다른 실험 과정으로 진행되었다.
1.R에 걸리는 전압 vO이 5.5V가 되도록 하는 VGG를 찾는다
2.VGG가 0~2.5V까지 500mV 씩 증가시키면서 vO를 측정한다.
3.AC전압을 인가하여 VG의 파형과 vO의 파형을 측정하여 전압이득을 계산한다.
4.AC전압을 인가하며 입출력 임피던스를 구한다(입력은 전류가 미세하기에 출력만 구한다.)

측정 결과, 1.335V를 인가 하였을 때 출력 전압이 5.5V를 측정할 수 있었다.

약 10.6배의 전압이득이 발생하였다.
입력의 전류는 아주 미세한 수준에 불과하여 멀티미터 상으로는 측정이 어려워 출력의 전류만 측정하기로 하였다.
하지만 AC전압을 0.02V로 인가하였을 때에는 출력의 전류 측정도 어려워 AC전압의 크기를 1V로 증가시켜서 전류를 측정하였고, 이 때의 전류가 250μA 이다.

출처 : 해피캠퍼스

목차

1. 제목
2. 실험절차
3. 실험에 대한 이론

본문내용

1. 제목
– 공통 소오스 증폭기

2. 실험 절차
<공통 소오스 증폭기>
1.실험회로 1에서 VDD값을 12V, Vsig값을 0V, VGG값을 4V로 두고 RGG저항 값이 2kΩ인 경우 V0의 DC 값이 6V가 되는 RD의 값을 결정하시오. 이 경우 MOSFET 각각에 흐르는 전류와 전압을 구하고 어떤 영역에서 동작하는지 확인하시오.
2.Vsig값을 0V, VGG값을 0V부터 12V까지 2V 간격으로 변화시키면서 V0의 DC 전압을 측정하여 아래의 표에 기록하고, 입력-출력(VGG-V0) 전달 특성 곡선을 아래의 그림에 그리시오.
3.포화 영역에서 회로가 동작하는 경우 MOSFET의 트랜스 컨덕턴스 gm값, 출력 저항 r0를 구하여 표에 기록하시오. 이를 이용하여 소신호 등가회로를 그리고, 실험회로 1의 공통 소오스 증폭기의 이론적인 전압 이득을 구하시오.
4.전압 이득이 최소 10V/V 이상 나오는지 실험하기 위해서 입력에 10kHz의 0.01VP-P 정현파의 입력 전압을 인가한다. 이때 공통 소오스 증폭기의 입력- 출력 전압의 크기를 표에 기록하여 전압 이득을 구하고, 크기와 위상을 고려하여 Vsig, 입력 전압(MOSFET 게이트 전형vgs), 출력 전압(MOSFET의 드레인 전압 vDS)의 파형을 캡처하여 [그림 9-13]과 같은 형태로 결과 보고서에 기록하시오.

출처 : 해피캠퍼스

목차

1. 제목
2. 실험결과
3. 검토 및 평가- 고찰사항

본문내용

3. 검토 및 평가
– 고찰사항
① NMOS의 문턱 전압이 양수이고 PMOS의 문턱 전압이 음수인 이유를 설명하고, 이를 바탕으로 일반적으로 NMOS를 낮은 전압 쪽에, PMOS를 높은 전압 쪽에 사용하는 이유를 설명하시오.
NMOS의 경우 소스와 드레인에 각각 n+가 부분적으로 도핑이 되어 있는데, 게이트에 양전압을 인가해야 n채널이 형성되어 소스와 드레인이 연결되며 전류가 흐른다.
PMOS의 경우 소스와 드레인에 각각 p+가 부분적으로 도핑이 되어 있는데, 게이트에 음전압을 인가해야 p채널이 형성되어 소스와 드레인이 연결되며 전류가 흐른다.
소스 단자는 기판 단자에 연결되는데, 일반적으로 개별적인 회로의 경우 기판은 회로 동작에 어떠한 영향도 하지 않으므로 무시될 수 있지만 직접회로에서는 많은 MOS들이 기판을 공유한다. 이에 따라, 모든 기판과 채널 사이의 접합들을 차단 상태로 유지하기 위하여 NMOS 회로에서는 전압이 가장 낮은 전원에 기판이 접속되며, PMOS에서는 전압이 가장 높은 전원에 기판이 접속된다.

② MOSFET의 세가지 동작 영역 중에서 전류가 최대로 흘러서 증폭기로 사용하기에 적합한 동작 영역은 어느 영역인가?
전류가 최대로 흘러 증폭기 또는 정전류원의 역할이 가능한 영역은 포화 영역이다.

출처 : 해피캠퍼스