[논리회로설계실험] Xor gate & Xnor gate (logic gate 구현)(성균관대)

목차

I. 실험 목표 및 내용
II. 코드 설명
III. 실험 결과 및 분석
IV. 결과 고찰

본문내용

I. 실험 목표 및 내용
A. 실험 목표
Verilog HDL을 이용하여 일반적으로 사용되는 basic gate 중 XOR Gate와 XNOR Gate를 behavioral, Dataflow, Gate level 형식으로 구현하고 각각의 형태가 일치함을 확인한다.

B. 자세한 실험 내용 및 설명
i. Gate 설명 및 진리표 작성
XOR Gate
Xor gate란, 수리논리학에서 주어진 2개의 명제 가운데 1개만 참일 경우를 판단하는 논리 연산이다. 홀수 개의 input이 ‘1’일 때 output이 ‘1’이며, 짝수 개의 input이 ‘1’일 때, output이 ‘0’이다.

Xnor Gate
Xnor gate에 Xor gate에 Not gate가 연결된 것으로 Xor gate와 정반대의 논리값을 출력한다. 홀수 개의 input이 ‘1’일 때, output이 ‘0’이며, 짝수 개의 input이 ‘0’일 때, output이 ‘1’이다.

ii. Three modeling methodologies (Behavioral/Dataflow/Gate level)
1) Dataflow Modeling
주로 Boolean 함수, 연산자 등으로 표현하며 데이터의 흐름을 나타내듯이 시스템 또는 하드웨어의 기능을 나타낸다. 단순 논리 표현에 주로 사용하며 비교적 하드웨어에 가깝게 기술되는 편이다.
2) Behavioral Modeling
입력 상태에 대한 출력 결과만을 고려하는 기술 방법으로 문서화 편의성이 우수하다. 내부적으로 어떤 구조를 가지는 지와는 상관없이 시스템의 동작을 알고리즘 레벨에서 표현한다. 해당 모델링은 진리표에 의해서만 표현되며, 기능 또는 수학적 알고리즘을 사용하여 시스템의 동작을 기술한다. 차례대로 수행되는 문장을 표현할 때 사용되며 기술된 순서대로 하드웨어 또는 시스템의 동작이 표현된다.

출처 : 해피캠퍼스